第 5 章　触发器 Flip-Flop (FF)

- 组合逻辑电路：

  基本单元 — 逻辑门 — 无记忆功能

  数字系统中，信息 → 处理 / 存储

  → 记忆器件或记忆电路

- 时序逻辑电路：

  基本单元 — FF — 记忆

触发器定义：

能储存一位二进制信息的基本单元。记忆元件

FF
- a) 双稳态：　1，0
- b) 置 1，置 0
- c) 原信号消失后，保持新状态

按触发方式分类
- 电平触发
- 脉冲触发
- 边沿触发

（电平触发、脉冲触发）有时统称电平触发

§5.1 电平触发的触发器


Level-triggered Latch

5.1.1 与非门构成的基本RS-FF

基本RS（Reset-Set）触发器是一种电平触发的触发器，其电路结构是各种触发器中最简单的一种，同时也是其他复杂触发器电路结构的一个组成部分。通常将这类简单结构的电平触发的触发器称作锁存器（Latch）。

1. 与非门构成的基本RS-FF

（1） 电路



两个与非门交叉耦合

输入：$\overline{S}$ Set 置位端

$\overline{R}$ Reset 复位端

输出：


Q=1, $\overline{Q}$=0 “1” 态


Q=0, $\overline{Q}$=1 “0” 态

注意：$\overline{S} \sim Q$，$\overline{R} \sim \overline{Q}$

定义：触发器的状态为 Q

符号





(2) 工作原理 (state ~ input)


① $\overline{S}$ =0, $\overline{R}$ =1　G_1 锁住　Q=1, $\overline{Q}$=0　Set （置1）

如果 $\overline{S}$ 转成 1,　因为 $\overline{Q}$ = 0, G_1 锁住, Q = 1

$\overline{S}$ = $\overline{R}$ = 1　保持原状态: No-change (NC)

触发器保持其目前的状态 （记忆功能)

② $\overline{S}=1, \overline{R}=0$



G_2 锁住

$\overline{Q}=1$, $Q=0$ Reset (置0)

若 $\overline{R}$ 从 0 转成 1,

$Q=0$, G_2 锁住

$\overline{S}=\overline{R}=1$

保持 $Q=0$

真值表


$\overline{R}$ $\overline{S}$	Q $\overline{Q}$	FF 状态
0 0		
0 1	0 1	Reset (0) $\overline{R}$:置0端
1 0	1 0	Set (1) $\overline{S}$:置1端
1 1	NC NC	No- change 保持

与非门：低电平封门，低电平起主导作用。

③ 当 $\overline{S}=\overline{R}=0,\quad Q=\overline{Q}=1,$

强制为逻辑高电平

当 $\overline{R},\overline{S}$ 同时从 0变到1




此时要看逻辑门的延迟时间 t_{pd}：

$$\begin{cases} t_{pd1} < t_{pd2} \quad (G_1 \text{ 快}) \\ \qquad Q = 0 \\ t_{pd1} > t_{pd2} \quad (G_2 \text{ 快}) \\ \qquad Q = 1 \end{cases}$$

$\overline{R}$	$\overline{S}$	Q	$\overline{Q}$	FF 状态
0	0	1	1	不确定 ($\overline{S}$ $\overline{R}$ 同时 0→1)
0	1	0	1	Reset (0)
1	0	1	0	Set (1)
1	1	保持		No-change

都是稳定状态，但不知是哪种．在$\overline{S}$ $\overline{R}$ 同时从0变到1时，触发器状态不定。


3. 或非门构成的RS-FF



或非门 RS-FF真值表

R	S	Q^{n+1}
0	0	Q^n
0	1	**1**
1	0	**0**
1	1	**0 (1→0 Φ)**

符号：



输入 S, R：高有效

S =1, R = 0, Q = 1, S: set 1

R =1, S = 0, Q = 0, R: reset 0

或非门：高电平封门，高电平起主导作用。

2. RS-FF的功能描述方法

状态和变量

Q^{n+1} 下一时刻稳定状态

Q^n 目前的稳定状态

输入变量 (对RS-FF为 $\overline{S}$ $\overline{R}$)

描述逻辑关系的方法包括：


- 状态转移真值表（状态表） **Truth table**
- 状态方程（特征方程）
  State equation (Characteristic equation)
- 状态转移图和激励表 **State diagram and Transition table**
- 波形图（时序图） **Waveforms (Timing diagrams)**

基本 RS-FF功能描述

（1）功能表

新状态与原状态及输入的关系

$\bar{R}$	$\bar{S}$	Q	$\bar{Q}$	FF 状态
0	0	1	1	不确定($\bar{S}$ $\bar{R}$ 同时0→1)
0	1	0	1	置 0
1	0	1	0	置 1
1	1	保持		




真值表

$\bar{R}$	$\bar{S}$	Q^n	Q^{n+1}
0	0	0	Φ
0	0	1	Φ
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

$\bar{R}$	$\bar{S}$	Q^{n+1}
0	0	Φ
0	1	0
1	0	1
1	1	Q^n

（2）状态方程 (特征方程)

$\overline{R}$	$\overline{S}$	Q^n	Q^{n+1}
0	0	0	Φ
0	0	1	Φ
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1



Q^n \ Q^{n+1} $\overline{R}\,\overline{S}$	00	01	11	10
0	Φ	0	0	1
1	Φ	0	1	1

状态方程 (特征方程)

$$\begin{cases} Q^{n+1} = \overline{\overline{S}} + \overline{R}Q^n \\ \overline{S} + \overline{R} = 1 \end{cases}$$

不同时为0

注意：将 $\overline{R}$ 和 $\overline{S}$ 看作整体输入信号


符号上面的横线表示低电平有效

（3） 状态图与状态表

组合电路：真值表 – 输入与输出关系

时序电路: 状态图–状态转换及转换条件


状态图　用图形表示输出状态转换的条件和规律




状态，代码

转换 (从始态指向新态)

X/Z（输入/输出）转换条件





激励表

列出已知状态转换和所需要的输入条件的表称为激励表。激励表是以现态 Q^n 和次态 Q^{n+1} 为变量，以对应的输入 $\overline{R}$ $\overline{S}$ 为函数的关系表.

表示出在什么样的激励下，才能使现态 Q^n 转换到次态 Q^{n+1}.


$Q^n \Longrightarrow Q^{n+1}$

$\overline{R}$	$\overline{S}$	Q^n	Q^{n+1}
0	0	0	Φ
0	0	1	Φ
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

基本 RS-FF转换表（激励表）

输出转换		FF 输入	
$Q^n \rightarrow Q^{n+1}$		$\overline{R}$	$\overline{S}$
0	0	Φ	1
0	1	1	0
1	0	0	1
1	1	1	Φ


（4）时序图 (波形图)



输出波形要对应输入波形.

对应输入画出基本RS－FF输出波形

(初始状态 initially $Q = 0$)





$\overline{R}$	$\overline{S}$	Q	$\overline{Q}$	FF 状态
0	0	1	1	$\overline{S}$ $\overline{R}$ 0→1不定
0	1	0	1	Reset (0)
1	0	1	0	Set (1)
1	1	NC	NC	No-change

$\overline{S}\neq\overline{R}$, $Q=\overline{R}$

不确定

4．基本RS触发器的特点

有记忆功能，结构简单，输出状态不受外加信号控制，直接响应于 $\overline{R}(R)$、$\overline{S}(S)$.

（1）输入信号直接加在输出门上，所以输入信号在全部作用时间里，都直接改变输出端Q、$\overline{Q}$的状态。因此，也把R、S称为直接复位端（置0端）和直接置位端（置1端）。

（2）状态转换时刻由$\overline{R}$、$\overline{S}$ 确定，没有统一的控制信号（时钟，CLK）控制触发器的转换时刻，因此是异步时序电路。

（3）由于有输入条件的限制，所以直接应用比较少，但是它是组成各类触发器的基础。

§5.1.2 时钟 FF (同步 FF)

Gated FF (Synchronous FF)


在数字系统中，为协调各部分动作，需要某些FF在同一时刻动作。引入一同步信号，使这些 FF 只有在同步信号到达时才按输入信号改变状态。同步信号被称时钟脉冲信号。

由于基本RS触发器状态转换时刻由$\overline{R}$、$\overline{S}$ 确定，没有统一的控制信号，不适用于同步时序逻辑电路。因此，在基本RS触发器的基础上，引入时钟脉冲*CLK*作为统一控制（Gated，门控）信号，时钟信号可以严格限制触发器状态发生改变的时间。

时钟触发器（Gated-Latch）的状态只允许在时钟脉冲*CLK*=1时发生改变。从触发方式上，时钟触发器与基本RS触发器一样都属于电平触发的触发器（Level-triggered Latch）。

CLK 信号： Clock


CLK 为周期性矩形脉冲波形



↑ 上升沿 (正边沿)

↓ 下降沿 (负边沿)


1. 时钟 RS-FF （Gated RS-FF）



在基本RS-FF加 G_3、G_4, 只有当 *CLK*=1, G_3 和 G_4 开门。当*CLK*=0, G_3 和 G_4 锁住.

讨论 *CLK*=1时情况

定义:




- Q^n *CLK* 到来之前 --- 原状态
- Q^{n+1} *CLK* 到来之后 --- 新状态，次态

Q^n, Q^{n+1} 对应每个*CLK*

时钟 RS-FF

真值表

$\overline{R}$	$\overline{S}$	Q	$\overline{Q}$	FF state
0	0	1	1	$\overline{R}\overline{S}$ 0→1不定
0	1	0	1	Reset (0)
1	0	1	0	Set (1)
1	1	NC	NC	No-change



R S Q^n	Q^{n+1}	描述
0 0 0	0	$R=S=0$
0 0 1	1	$Q^{n+1}=Q^n$
0 1 0	1	$R\neq S$
0 1 1	1	$Q^{n+1}=S$
1 0 0	0	
1 0 1	0	
1 1 0	φ	$R=S=1$,
1 1 1	φ	$Q=\overline{Q}=1$
		R S 1→0 φ

- $R=S=0$ FF 保持 $Q^{n+1}=Q^n$
- $R=0$, $S=1$

  $G_3=0$, $G_4=1$ $Q^{n+1}=1$
- $R=1$, $S=0$

  $G_3=1$, $G_4=0$ $Q^{n+1}=0$
- $R=1$, $S=1$, $Q=\overline{Q}=1$，（不允许）


  R 和 S 1→0， Q 不确定

输出与输入之间关系

Q^{n+1}

Q^n \ SR	00	01	11	10
0	0	0	Φ	1
1	1	0	Φ	1

符号




时钟RS-FF特征方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ S \cdot R = 0 \quad \text{（不同时为1）} \end{cases}$$

缺点：

不确定状态

2. 时钟D-FF （Gated D-FF）



在 S 和 R 之间加一个非门，使 $S \neq R$


$S=D$, $R=\overline{D}$ 无状态不定

工作原理:

CLK =0, FF 保持

CLK =1, FF 工作

符号:




$$\begin{cases} D=1,\ (S=1,\ R=0) & Q^{n+1}=1 \\ D=0,\ (S=0,\ R=1) & Q^{n+1}=0 \end{cases}$$

时钟 D-FF 状态方程:

$$Q^{n+1}=D$$

3. 时钟 JK-FF （Gated JK-FF）



加两条反馈线到输入端

$$S = J\overline{Q}^{n}, \qquad R = KQ^{n}$$

$Q, \overline{Q}$ 不同时为1，R S不同时1→0，无状态不定

两输入: J, K

CLK =0, FF 停;

CLK =1, FF 工作


$J\ K\ Q^n$	Q^{n+1}	描述
0 0 0	0	$J=K=0$
0 0 1	1	$Q^{n+1}=Q^n$
0 1 0	0	
0 1 1	0	$J\neq K$
1 0 0	1	$Q^{n+1}=J$
1 0 1	1	
1 1 0	1	$J=K=1$
1 1 1	0	$Q^{n+1}=\overline{Q}^n$

JK-FF 特征方程

Q^{n+1} / Q^n \ JK	00	01	11	10
0	0	0	1	1
1	1	0	0	1

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

符号:



从 **RS-FF :**

$$Q^{n+1} = S + \overline{R}Q^n$$

$$= J\overline{Q}^n + \overline{KQ^n}Q^n$$

$$= J\overline{Q}^n + \overline{K}Q^n$$


状态表

J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

JK-FF 激励表


输出转换 $Q^n \rightarrow Q^{n+1}$		FF 输入 J	K
0	0	0	Φ
0	1	1	Φ
1	0	Φ	1
1	1	Φ	0

JK-FF状态图



4. 时钟T-FF

$J = K = T$



T-FF状态方程:


$$Q^{n+1} = T\overline{Q}^{n} + \overline{T}Q^{n} = T \oplus Q^{n}$$

$$\begin{cases} T=0, \ Q^{n+1} = Q^{n} & \text{保持} \\ T=1, \ Q^{n+1} = \overline{Q}^{n} & \text{翻转} \end{cases}$$

5. 同步触发器的缺点

在 *CLK*=1期间，FF处于触发状态，Q^{n+1} 随着输入信号 *R*, *S*, *D*, *J*, *K*, *T* 的变化而变化，出现空翻现象。

一个 *CLK* 周期内，*Q* 端只能变化一次，变化一次以上称为触发器的空翻。



$Q^{n+1}=D$

同步 FF 都存在空翻问题要克服，用新结构

§5.2 脉冲触发的触发器


5.2.1 主从 RS-FF Master-Slave FF

为了克服 FF 的空翻，出现了几种结构的 FF

原理都是边沿触发：


FF 在触发脉冲边沿处改变状态

- 正边沿 (上升沿)
- 负边沿 (下降沿)



边沿到来的瞬间触发，缩短触发时间

Master-Slave FF 是其中之一



两个相同的同步RS-FF相连，两个*CLK*之间加一个非门 (一个 FF 工作, 另一个停止)。

从触发器的状态 *Q* 为整个触发器的状态。

主触发器的状态为 *Q'*

CLK=0, 主 FF 停, *Q'* 保持

$\overline{CLK}$ =1, 从FF开门 ,

} ∵*Q'* 保持 ∴*Q* 保持

CLK=1, 主 FF 开门, *S*,*R*→ *Q'*

$\overline{CLK}$ =0, 从 FF 关门


} ∴*Q* 保持


∴在 *CLK*=0 和 *CLK*=1期间, *Q* 保持

在 *CLK* 从 1 到 0 (*CLK* 下降沿)的时刻, 主FF内的信息传送到 *Q*

∴主从结构 RS-FF 是在*CLK* 下降沿触发的FF

Q 是*CLK* 有效边沿到达之前的最后信息






$R \neq S$

$Q^{n+1}=S$

从FF无空翻，*Q* 无空翻

5.2.2 主从 JK-FF



在主从RS-FF上引出两条反馈线构成主从 JK-FF。

真值表
特征方程
} 与同步JK-FF相同

J K	Q^{n+1}	
0 0	Q^n	J=K=0, 保持
0 1	0	J≠K, Q^{n+1}= J
1 0	1	
1 1	$\overline{Q}^n$	J=K=1, 翻转

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

功能描述

主从 **JK-FF** 在 ***CLK*** 下降沿触发. 在 $\overline{S}_D = \overline{R}_D = 1$ 条件下， ***CLK*** 下降沿到来之前，


若 $J = K = 0$ ***CLK*** ↓ $Q^{n+1} = Q^n$

若 $J \neq K$ ***CLK*** ↓ $Q^{n+1} = J$

若 $J = K = 1$ ***CLK*** ↓ $Q^{n+1} = \overline{Q}^n$

不用考虑 *Q'*　　Q^n 为有效边沿前的最后信息


练习




符号

$Q, J \rightarrow$ 同一侧

$\bar{Q}, K \rightarrow$ 同一侧




下降沿触发



IEEE

5.2.3 触发器的直接输入

FF { 同步输入: ***CLK, J, K, D, T, R, S***
异步输入 (直接输入)



直接置位输入 $\overline{S}_D$ (set 1)

直接复位输入 $\overline{R}_D$ (set 0)

} 强制低有效

$\overline{R}_D = 0,\ \overline{S}_D = 1,\ Q = 0$


$\overline{S}_D = 0,\ \overline{R}_D = 1,\ Q = 1$


异步输入强制触发器的状态，绝对优先，与 *J, K, CLK* 等信号无关。

$\overline{S}_D$	$\overline{R}_D$	*CLK*	*J*	*K*	Q^n	Q^{n+1}
0	0					不允许
0	1	φ	φ	φ	φ	1 $\overline{S}_D$ 直接置 1
1	0	φ	φ	φ	φ	0 $\overline{R}_D$ 直接置0 (清0)
1	1					FF 工作

低有效

$$\begin{cases} Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n \\ \overline{S}_D = \overline{R}_D = 1 \end{cases}$$






$Q, J, \overline{S}_D$ → 同一侧

$\overline{Q}, K, \overline{R}_D$ → 同一侧


练习: 主从 FF



无 $\overline{S}_D$, $\overline{R}_D$ 波形时， $\overline{S}_D = \overline{R}_D = 1$

5.2.4 主从 D-FF

主从 JK-FF 加一个非门:



特征方程


$$\begin{cases} Q^{n+1} = D \\ \overline{S}_D = \overline{R}_D = 1 \end{cases}$$

D-FF 是 JK-FF 中$J \neq K$ 的部分，是JK-FF 的特例

在 *CLK* 下降沿到达之前, 若*D*=0 (*D*=1), 当*CLK* 下降沿到达时，Q^{n+1} =0 (Q^{n+1} =1).


Q^{n+1} delays one period of *CLK* ⟹ Delay FF

练习



5.2.5 主从 T-FF

J=K=T



T-FF特征方程:

$$Q^{n+1}=T\overline{Q}^{n}+\overline{T}Q^{n}=T\oplus Q^{n}$$

$$\overline{S}_D=\overline{R}_D=1$$

$$\begin{cases} T=0, & Q^{n+1}=Q^{n} \\ T=1, & Q^{n+1}=\overline{Q^{n}} \end{cases}$$

***CLK* 下降沿触发**

Toggle - FF

T-FF 是 JK-FF 中*J=K* 的部分，是JK-FF 的特例

5.2.6 主从结构 FF的问题

主从 FF:

***CLK*=1 期间，输入信号数据（*J*、*K*、*D*、*T*）不允许变化，否则会出现“一次变化”现象，使 FF 输出状态不能反映 *CLK* 在从 1 到 0 前瞬间 *J*、*K* 端的状态，破坏了逻辑关系。主从式FF只适用于具有窄时钟脉冲的场合。**


§5.3 正边沿触发触发器

Positive Edge Triggered FF

主从FF为负边沿触发工作，正常工作时要求主从JK-FF 在*CLK*＝1期间*J*, *K* 信号不变，但干扰信号仍能进入。


改进 ⟹ **Positive edge triggered**

CLK



1. TTL正边沿D触发器

维持阻塞D-FF



$Q^{n+1}= D$

工作原理： $(\overline{S}_D = \overline{R}_D = 1)$

CLK=0, G_3=G_4=1, *Q* 保持

*D*过 G_6、G_5 等在 G_3、G_4入口

当*CLK* 上升沿到达


CLK ↑

若 *D*=0, G_6=1, G_5=0, G_3=1, G_4=0, ∴*Q*=0


若 *D*=1, G_6=0, G_5=1, G_3=0, G_4=1, ∴ *Q*=1

维持—阻塞式FF在*CLK* 上升沿触发

***CLK*上升沿前 D的数据为*CLK*上升沿到时 Q^{n+1} 的状态**



符号：



FF { 正边沿触发


$Q^{n+1}=D$

边沿触发方式，正边沿到达时触发，其他时间输出不变，抗干扰能力较强。

画波形步骤：

① 直接输入 $\overline{R}_D$ $\overline{S}_D$，(R_D, S_D)


② *CLK* 有效边沿



③ 特征方程


$$Q^{n+1} = D$$
$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$
$$Q^{n+1} = T \oplus Q^n$$

例: 画出上升边沿触发的D-FF波形



2. 正边沿触发 JK-FF

符号：




除了上升沿触发外，与主从JK-FF相同。

$$\begin{cases} Q^{n+1} = J\overline{Q}^{n} + \overline{K}Q^{n} \\ \overline{S}_D = \overline{R}_D = 1 \end{cases}$$

J K	Q^{n+1}	
0 0	Q^n	J=K=0, 保持
0 1	0	J≠K, Q^{n+1}= J
1 0	1	
1 1	$\overline{Q}^n$	J=K=1, 翻转

3. 正边沿触发 T-FF

符号:



$$\begin{cases} Q^{n+1} = T \oplus Q^n \\ \overline{S}_D = \overline{R}_D = 1 \end{cases}$$

CLK 正边沿触发


6 种合格产品:

负边沿触发 **JK-FF, D-FF, T-FF**

正边沿触发 **JK-FF, D-FF, T-FF**

练习:


分别画出正边沿和负边沿触发的JK-FF的输出波形.



§5.5 触发器之间的转换

Conversions Between FFs

1. JK-FF 转成 D-FF



已知 FF: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

目标 FF: $Q^{n+1} = D$

$$J\overline{Q}^n + \overline{K}Q^n = D\,(\overline{Q}^n + Q^n)$$

$$= D\overline{Q}^n + DQ^n$$

$$\therefore J = D, \quad K = \overline{D}$$


加一个非门

2. JK-FF 转成 T-FF


已知 FF: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

目标 FF: $Q^{n+1} = T \oplus Q^n = T\overline{Q}^n + \overline{T}Q^n$

$\Big\}$ **J = K = T**



3. T-FF 转成 D-FF



已知 FF: $Q^{n+1} = T \oplus Q^n$

目标 FF: $Q^{n+1} = D$

$$T \oplus Q^n = D$$

$$T = D \oplus Q^n$$

4. T-FF 转成 JK-FF


已知 FF: $Q^{n+1} = T \oplus Q^n$

目标 FF: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

$$T \oplus Q^n = J\overline{Q}^n + \overline{K}Q^n$$

$$T = (J\overline{Q}^n + \overline{K}Q^n) \oplus Q^n$$

$$= J\overline{Q}^n + KQ^n$$





5. D-FF 转成 JK-FF

6. D-FF 转成 T-FF

§5.6 触发器应用 Applications of FF

例1: 根据下图中触发器及 CLK, $\overline{R}_D$，T 波形，对应画出 Q 波形.





$$Q^{n+1} = T \oplus Q^n$$

$$T = 1, \quad Q^{n+1} = \overline{Q}^n$$

二分频电路


$$T_Q = 2T_{CLK}$$

$$f_Q = \frac{1}{2} f_{CLK}$$

Toggle FF 翻转

例 2:


触发器如图所示，对应输入波形画出输出波形 **Q**.




驱动电路

$D = \overline{AB}$

$Q^{n+1} = D$




例 3：对应下图电路的输入CLK 和 K_1波形画出输出Q_1和 Q_2的波形。初始 Q_1 和 Q_2 为高电平.




$$Q_1^{n+1} = J_1\overline{Q}_1^{n} + \overline{K}_1 Q_1^{n}$$

$$T_2 = Q_1^{n}$$

$$Q_2^{n+1} = T_2 \oplus Q_2^{n} = Q_1^{n} \oplus Q_2^{n}$$




例 4. 根据下图电路及CLK 和 K_1输入波形，画出输出 Q_1 和Q_2 波形。初始状态 Q_1=Q_2=0.




$$Q_1^{n+1} = J_1\overline{Q}_1^{n} + \overline{K}_1 Q_1^{n}$$

$$Q_2^{n+1} = D_2 = Q_1^{n}$$


当 Q_2=1, $\overline{R}_D$=0, Q_1=0



例 5. 消除 (接触跳动) 噪声电路： 当一个开关闭合时，在开关完全闭合之前几毫秒时间内，有时会发生金属接触点之间的碰撞和跳动，这样置位端将产生不正确的结果，导致机器的误动作 (图(a)) 。



(a) Switch contact bounce



(b) Contact-bounce eliminator circuit

用基本RS-FF：

当开关第一次与2点相接时，$\overline{S}$=0, $\overline{R}$=1, 输出Q为高电平；当开关跳开时，$\overline{S}$=1, $\overline{R}$=1, 输出Q不变(图(b)) 。

作业

5.9

5.10

5.14

5.17

5.18

5.21